Die typischen wissenschaftlichen Anwendungen von Hochleistungsrechnern wurden in 13 sog. Dwarfs exemplarisch definiert. In diesem Projekt soll deren Laufzeitverhalten auf FPGAs mit Hilfe von Workload-Modellen abstrahiert und kategorisiert werden. Die Modelle sollen dabei helfen, das Scheduling auf Beschleunigerkarten mit FPGAs zu optimieren. Field Programmable Gate Arrays sind eine vielversprechende Technologie, um energieeffizientes High-Performance-Computing (HPC) zu ermöglichen, was seit dem Ende des Dennard-Scalings immer wichtiger wird. Zwar ist die historisch aufwendige Programmierung durch höhere Abstraktionen wie OpenCL oder SYCL deutlich vereinfacht geworden, allerdings werden die Möglichkeiten der FPGAs durch die Softwareumgebung nicht ausgenutzt. Eigentlich erlauben FPGAs durch ihre Rekonfigurierbarkeit ein dynamisches Scheduling von Tasks – die Laufzeitumgebungen nutzen diese Flexibilität allerdings nicht oder nur naiv. In diesem Projekt werden 13 repräsentative HPC-Anwendungen, die sog. Dwarfs, auf einem leistungsstarken FPGA mittels OpenCL ausgeführt und möglichst viele Laufzeitparameter wie Speicherverbrauch, Laufzeit, Kernel-Argumente, Aufrufoverhead, Rekonfigurationspunkte- und dauer, Queues und Abhängigkeiten zwischen Tasks mittels einer Interpositionsschicht gespeichert. Daraus wird ein Workload Model abgeleitet, mit dessen Hilfe das Scheduling für aktuelle aber auch für zukünftige Laufzeitumgebungen optimiert werden soll. Gleichzeitig soll es Anwendern ermöglichen, die FPGA-Konfigurationen typischer Anwendungen besser auf den jeweiligen Chip anpassen zu können.

Creative Commons BY 3.0 DE

Pascal Jungblut