TOP
Suche auf der Schloss Dagstuhl Webseite
Sie suchen nach Informationen auf den Webseiten der einzelnen Seminare? - Dann:
Nicht fündig geworden? - Einige unserer Dienste laufen auf separaten Webseiten mit jeweils eigener Suche. Bitte beachten Sie folgende Liste:
Schloss Dagstuhl - LZI - Logo
Schloss Dagstuhl Services
Seminare
Innerhalb dieser Seite:
Externe Seiten:
  • DOOR (zum Registrieren eines Dagstuhl Aufenthaltes)
  • DOSA (zum Beantragen künftiger Dagstuhl Seminare oder Dagstuhl Perspektiven Workshops)
Publishing
Innerhalb dieser Seite:
Externe Seiten:
dblp
Innerhalb dieser Seite:
Externe Seiten:
  • die Informatik-Bibliographiedatenbank dblp


Forschungstreffen 21338

Generierung von Modellen der Laufzeit von wiss. Anwendungen auf FPGAs

( 15. Aug – 27. Aug, 2021 )

Permalink
Bitte benutzen Sie folgende Kurz-Url zum Verlinken dieser Seite: https://www.dagstuhl.de/21338

Organisator

Kontakt

Beschreibung

Die typischen wissenschaftlichen Anwendungen von Hochleistungsrechnern wurden in 13 sog. Dwarfs exemplarisch definiert. In diesem Projekt soll deren Laufzeitverhalten auf FPGAs mit Hilfe von Workload-Modellen abstrahiert und kategorisiert werden. Die Modelle sollen dabei helfen, das Scheduling auf Beschleunigerkarten mit FPGAs zu optimieren. Field Programmable Gate Arrays sind eine vielversprechende Technologie, um energieeffizientes High-Performance-Computing (HPC) zu ermöglichen, was seit dem Ende des Dennard-Scalings immer wichtiger wird. Zwar ist die historisch aufwendige Programmierung durch höhere Abstraktionen wie OpenCL oder SYCL deutlich vereinfacht geworden, allerdings werden die Möglichkeiten der FPGAs durch die Softwareumgebung nicht ausgenutzt. Eigentlich erlauben FPGAs durch ihre Rekonfigurierbarkeit ein dynamisches Scheduling von Tasks – die Laufzeitumgebungen nutzen diese Flexibilität allerdings nicht oder nur naiv. In diesem Projekt werden 13 repräsentative HPC-Anwendungen, die sog. Dwarfs, auf einem leistungsstarken FPGA mittels OpenCL ausgeführt und möglichst viele Laufzeitparameter wie Speicherverbrauch, Laufzeit, Kernel-Argumente, Aufrufoverhead, Rekonfigurationspunkte- und dauer, Queues und Abhängigkeiten zwischen Tasks mittels einer Interpositionsschicht gespeichert. Daraus wird ein Workload Model abgeleitet, mit dessen Hilfe das Scheduling für aktuelle aber auch für zukünftige Laufzeitumgebungen optimiert werden soll. Gleichzeitig soll es Anwendern ermöglichen, die FPGA-Konfigurationen typischer Anwendungen besser auf den jeweiligen Chip anpassen zu können.

Copyright Pascal Jungblut